制造电路的方法

授权

摘要

本发明涉及一种用于制造电路(2)的方法(20)，其中，提供具有第一接触面(14)并且具有第二接触面(16)的电路载体(4)。将绝缘体(26)施加到电路载体(4)上，其中，绝缘体(26)至少部分地覆盖第一接触面(14)以及第二接触面(16)，并且其中，绝缘体(26)在两个接触面(14、16)的区域中分别具有空隙(34)。在绝缘体(26)中填充可流动的导电介质(44)。另外，本发明涉及一种电路(2)以及另一种用于制造电路(2)的方法(60)。

基本信息

专利标题：

制造电路的方法

专利标题（英）：

暂无

公开（公告）号：

CN110235533A

申请号：

CN201880009065.9

公开（公告）日：

2019-09-13

申请日：

2018-01-22

授权号：

CN110235533B

授权日：

2022-04-08

发明人：

斯特凡·普费弗莱因托马斯·比格尔

申请人：

西门子股份公司

申请人地址：

德国慕尼黑

代理机构：

北京康信知识产权代理有限责任公司

代理人：

张英

优先权：

CN201880009065.9

主分类号：

H05K3/34

IPC分类号：

H05K3/34 H01L23/00 H05K1/02 H05K3/28 H05K3/30