集成电路的制造方法

专利权的终止

摘要

若要改变制造含有埋置式ＥＰＲＯＭ的集成电路的工艺，使热电子最佳地注入存储器晶体管的沟道，尤其在沟道长度小于１μｍ时这可能导致晶体管逻辑的损坏。为此，依照本发明，在最初若干工序中，先限定浮置栅界限，再进行源／漏区注入和侧壁氧化，以获得浮置栅侧面上的氧化间隔层。在此期间，要形成逻辑部分的区域均匀地被与浮置栅所制材料相同的多晶硅层所保护而不受注入和氧化。然后，此后的工序则进行通常的ＣＭＯＳ工艺，从而先形成晶体管的栅极，再进行必要的源／漏区注入。

基本信息

专利标题：

集成电路的制造方法

专利标题（英）：

暂无

公开（公告）号：

CN1086045A

申请号：

CN93118903.9

公开（公告）日：

1994-04-27

申请日：

1993-10-06

授权号：

CN1050934C

授权日：

2000-03-29

发明人：

Ａ·Ｊ·沃克

申请人：

皇家菲利浦电子有限公司

申请人地址：

荷兰艾恩德霍芬

代理机构：

中国专利代理(香港)有限公司

代理人：

吴增勇

优先权：

CN93118903.9

主分类号：

H01L21/8247

IPC分类号：

H01L21/8247 H01L27/115