集成电路的制造方法
授权
摘要
本公开实施例提供集成电路的制造方法。此方法包含提供基底，其具有顶面和从顶面凹陷的沟槽，将敏感材料层涂布于基底的顶面上，其中敏感材料层填入沟槽中，对敏感材料层执行活化处理，使得部分的敏感材料层化学性地改变，以及对敏感材料层执行湿式化学工艺，使得敏感材料层位于沟槽之上的顶部部分被移除，其中敏感材料层的剩余部分的顶面与基底的顶面大致上共平面。该方法可以消除凹凸不平的轮廓，提供了平坦化的顶面。
基本信息
专利标题 ：
集成电路的制造方法
专利标题（英）：
暂无
公开（公告）号 ：
CN108962728A
申请号 ：
CN201711166831.6
公开（公告）日 ：
2018-12-07
申请日 ：
2017-11-21
授权号 ：
CN108962728B
授权日 ：
2022-06-10
发明人 ：
翁明晖吴承翰张庆裕林进祥
申请人 ：
台湾积体电路制造股份有限公司
申请人地址 ：
中国台湾新竹市
代理机构 ：
隆天知识产权代理有限公司
代理人 ：
李昕巍
优先权 ：
CN201711166831.6
主分类号 ：
H01L21/027
IPC分类号 ：
H01L21/027 G03F7/00
相关图片
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/027
未在H01L21/18或H01L21/34组中包含的为进一步的光刻工艺在半导体之上制作掩膜
法律状态
2022-06-10 ：
授权
2020-06-02 ：
实质审查的生效
IPC(主分类) : H01L 21/027
申请日 : 20171121
申请日 : 20171121
2018-12-07 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN108962728A.PDF
PDF下载
