集成电路及其制造方法
授权
摘要
本揭露描述的实施方式描述由个别形成的纳米线半导体带的堆叠形成栅极全环(“GAA”)元件的技术，即集成电路及其制造方法。个别形成的纳米线半导体带未各别栅极全环元件量身订做。形成沟渠于磊晶层的第一堆叠中，以定义出形成磊晶层的第二堆叠的空间。将沟渠底部修改成在形状或结晶晶面取向上具有确定或已知参数。利用沟渠底部的已知参数选择适合制程来以相对平坦基底面的方式填充沟渠底部。
基本信息
专利标题 ：
集成电路及其制造方法
专利标题（英）：
暂无
公开（公告）号 ：
CN110957275A
申请号 ：
CN201910917170.9
公开（公告）日 ：
2020-04-03
申请日 ：
2019-09-26
授权号 ：
CN110957275B
授权日 ：
2022-05-27
发明人 ：
李东颖张开泰萧孟轩
申请人 ：
台湾积体电路制造股份有限公司
申请人地址 ：
中国台湾新竹市新竹科学工业园区力行六路八号
代理机构 ：
北京律诚同业知识产权代理有限公司
代理人 ：
徐金国
优先权 ：
CN201910917170.9
主分类号 ：
H01L21/8238
IPC分类号 ：
H01L21/8238 H01L27/092
相关图片
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L21/77
在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理
H01L21/78
把衬底连续地分成多个独立的器件
H01L21/82
制造器件，例如每一个由许多元件组成的集成电路
H01L21/822
衬底是采用硅工艺的半导体的
H01L21/8232
场效应工艺
H01L21/8234
MIS工艺
H01L21/8238
互补场效应晶体管，例如CMOS
法律状态
2022-05-27 ：
授权
2020-05-01 ：
实质审查的生效
IPC(主分类) : H01L 21/8238
申请日 : 20190926
申请日 : 20190926
2020-04-03 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN110957275A.PDF
PDF下载
