一种分栅快闪存储器的版图、掩膜版及版图制作方法
授权
摘要
本发明提供一种分栅快闪存储器的版图、掩膜版及版图制作方法，所述分栅快闪存储器的版图包括一浮栅版图层，所述浮栅版图层的浮栅图形区四周形成有冗余图形区，采用该版图制得掩膜版，从而形成分栅快闪存储器时，形成的分栅快闪存储器的浮栅结构的四围还围绕着没有功能的冗余结构，该冗余结构在后续对存储器的源线进行研磨时，起到负载作用，可在一定程度上保护浮栅结构的边缘不会被过度研磨，从而可以避免字线高度过低。即，本发明提供的分栅快闪存储器的版图、掩膜版及版图制作方法解决了分栅快闪存储器编程串扰失效的问题。
基本信息
专利标题 ：
一种分栅快闪存储器的版图、掩膜版及版图制作方法
专利标题（英）：
暂无
公开（公告）号 ：
CN110828463A
申请号 ：
CN201911025730.6
公开（公告）日 ：
2020-02-21
申请日 ：
2019-10-25
授权号 ：
CN110828463B
授权日 ：
2022-05-31
发明人 ：
陈宏
申请人 ：
上海华虹宏力半导体制造有限公司
申请人地址 ：
上海市浦东新区张江高科技园区祖冲之路1399号
代理机构 ：
上海思微知识产权代理事务所(普通合伙)
代理人 ：
曹廷廷
优先权 ：
CN201911025730.6
主分类号 ：
H01L27/11517
IPC分类号 ：
H01L27/11517 G03F1/76
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L27/00
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27/02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27/04
其衬底为半导体的
H01L27/10
在重复结构中包括有多个独立组件的
H01L27/105
包含场效应组件的
H01L27/112
只读存储器结构的
H01L27/115
电动编程只读存储器；其多步骤制造方法
H01L27/11517
具有浮栅的
法律状态
2022-05-31 ：
授权
2020-03-17 ：
实质审查的生效
IPC(主分类) : H01L 27/11517
申请日 : 20191025
申请日 : 20191025
2020-02-21 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
