一种多层并联式芯片电阻结构
专利权的终止
摘要
本实用新型公开了一种多层并联式芯片电阻结构,包括芯片电阻,所述芯片电阻的右侧与第一竖板的左侧相固接,所述芯片电阻的左侧与第二竖板的右侧相固接,所述芯片电阻的底部左右两侧均安装有固定机构,所述第一竖板的右侧固接有第一方块。该多层并联式芯片电阻结构,改变了原有的左右连接芯片电阻方法,通过第一短杆与凹槽的卡接将两个芯片电阻进行连接,只需将第一短杆插进凹槽内转动方向即可连接,使用简单,不会出现将芯片电阻误损的情况,降低了成本的增加,而且芯片电阻的厚度增加也采用了卡接形式,实现了一个芯片电阻可以进行多层和长度的连接,可以更好的控制阻值,使用简单,安全可靠,便于推广。
基本信息
专利标题 :
一种多层并联式芯片电阻结构
专利标题(英):
暂无
公开(公告)号 :
暂无
申请号 :
CN201920867836.X
公开(公告)日 :
暂无
申请日 :
2019-06-11
授权号 :
CN209962802U
授权日 :
2020-01-17
发明人 :
刘艳龙燚
申请人 :
衡阳市智科电气有限公司
申请人地址 :
湖南省衡阳市高新开发区芙蓉路23号
代理机构 :
北京权智天下知识产权代理事务所(普通合伙)
代理人 :
王新爱
优先权 :
CN201920867836.X
主分类号 :
H01C1/01
IPC分类号 :
H01C1/01
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01C
电阻器
H01C1/00
零部件
H01C1/01
安装;支承
法律状态
2021-05-28 :
专利权的终止
未缴年费专利权终止IPC(主分类) : H01C 1/01
申请日 : 20190611
授权公告日 : 20200117
终止日期 : 20200611
申请日 : 20190611
授权公告日 : 20200117
终止日期 : 20200611
2020-01-17 :
授权
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载