半导体器件及其制备方法
实质审查的生效
摘要
本发明提供一种半导体器件及其制备方法,制备方法包括如下步骤:提供半导体衬底,半导体衬底内具有浅沟槽及浅沟槽限定的有源区,有源区沿第一方向延伸;在第一方向上,在浅沟槽与有源区的界面处,形成隔离层,隔离层与有源区互为反型;在浅沟槽中形成浅沟槽隔离结构;形成字线结构,沿第二方向延伸,并依次穿过浅沟槽隔离结构及有源区。本发明的优点在于,所述隔离层与所述有源区形成PN结,则在字线结构开启后,所述PN结能够形成内建电场,避免该开启的字线结构与旁边的有源区上未开启的字线结构之间诱导形成PN结,避免了寄生电容的产生,从而避免了漏电流的产生,大大提高了半导体器件的电学性能,提高了半导体器件的良率。
基本信息
专利标题 :
半导体器件及其制备方法
专利标题(英):
暂无
公开(公告)号 :
CN114446886A
申请号 :
CN202011215879.3
公开(公告)日 :
2022-05-06
申请日 :
2020-11-04
授权号 :
暂无
授权日 :
暂无
发明人 :
李玉坤
申请人 :
长鑫存储技术有限公司
申请人地址 :
安徽省合肥市经济技术开发区空港工业园兴业大道388号
代理机构 :
上海盈盛知识产权代理事务所(普通合伙)
代理人 :
孙佳胤
优先权 :
CN202011215879.3
主分类号 :
H01L21/8242
IPC分类号 :
H01L21/8242 H01L27/108
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件;其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L21/77
在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理
H01L21/78
把衬底连续地分成多个独立的器件
H01L21/82
制造器件,例如每一个由许多元件组成的集成电路
H01L21/822
衬底是采用硅工艺的半导体的
H01L21/8232
场效应工艺
H01L21/8234
MIS工艺
H01L21/8239
存储器结构
H01L21/8242
动态随机存取存储结构
法律状态
2022-05-24 :
实质审查的生效
IPC(主分类) : H01L 21/8242
申请日 : 20201104
申请日 : 20201104
2022-05-06 :
公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载