一种基于外延沟道的MOSFET器件及其制备方法
实质审查的生效
摘要
本发明涉及一种基于外延沟道的MOSFET器件及其制备方法，方法包括：选取N型衬底层；在N型衬底层上形成N型外延层；在N型外延层的两端的内表面形成P阱注入区；在P阱注入区的内表面形成N+注入区和P+注入区，两个N+注入区位于两个P+注入区之间；在部分N型外延层、部分P阱注入区和部分N+注入区上形成外延沟道层；热氧化外延沟道层和N型外延层形成第一栅氧化层、位于第一栅氧化层和N型外延层上的第二栅氧化层；在P+注入区和部分N+注入区上形成源极；在N型衬底层的下表面形成漏极；在第二栅氧化层上形成栅极。本发明形成了外延沟道层，并对该外延沟道层进行了氧化处理，通过氧化方法形成栅氧化层，由此可以有效避免传统结构中沟道处的C簇问题，从而降低沟道缺陷密度、提升沟道迁移率、改善器件的可靠性。
基本信息
专利标题 ：
一种基于外延沟道的MOSFET器件及其制备方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114530370A
申请号 ：
CN202011322803.0
公开（公告）日 ：
2022-05-24
申请日 ：
2020-11-23
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
李鑫
申请人 ：
瑶芯微电子科技（上海）有限公司
申请人地址 ：
上海市浦东新区中国(上海)自由贸易试验区蔡伦路1690号3幢405、416室
代理机构 ：
西安嘉思特知识产权代理事务所(普通合伙)
代理人 ：
刘长春
优先权 ：
CN202011322803.0
主分类号 ：
H01L21/28
IPC分类号 ：
H01L21/28 H01L21/336 H01L29/51 H01L29/78 H01L29/786
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/18
器件有由周期表Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体，如掺杂材料
H01L21/28
用H01L21/20至H01L21/268各组不包含的方法或设备在半导体材料上制造电极的
法律状态
2022-06-10 ：
实质审查的生效
IPC(主分类) : H01L 21/28
申请日 : 20201123
申请日 : 20201123
2022-05-24 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
