一种低RDSON三维堆叠集成封装结构
授权
摘要
本实用新型公开一种低RDSON三维堆叠集成封装结构，包括：第一阻焊层，间隔开设有第一孔位和第二孔位；位于第一阻焊层一侧的第一塑封层、封装于第一塑封层内并位于第一孔位处的具有双面I/O口的第一芯片和位于第二孔位处的导电块，第一塑封层开设有第四孔位；第一重布线层，位于第一塑封层上并与导电块连接；金属凸块，与第一重布线层的焊盘区连接；依次位于第一阻焊层一侧的第二重布线层和第二阻焊层，以及背对第一芯片安装于第二阻焊层上的第二芯片，第二芯片I/O口通过引线与第二重布线层连接。本实用新型有效降低了RDSON，减小了封装尺寸，提高了系统集成度，避免TMV结构产生空洞现象，降低了电镀工艺难度，降低了生产成本。
基本信息
专利标题 ：
一种低RDSON三维堆叠集成封装结构
专利标题（英）：
暂无
公开（公告）号 ：
暂无
申请号 ：
CN202020127829.9
公开（公告）日 ：
暂无
申请日 ：
2020-01-19
授权号 ：
CN212113625U
授权日 ：
2020-12-08
发明人 ：
蔡琨辰崔锐斌
申请人 ：
广东佛智芯微电子技术研究有限公司;广东芯华微电子技术有限公司
申请人地址 ：
广东省佛山市南海区狮山镇南海软件科技园内佛高科技智库中心A座科研楼A107室
代理机构 ：
广州鼎贤知识产权代理有限公司
代理人 ：
刘莉梅
优先权 ：
CN202020127829.9
主分类号 ：
H01L21/56
IPC分类号 ：
H01L21/56 H01L21/48 H01L23/31
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/50
应用H01L21/06至H01L21/326中的任一小组都不包含的方法或设备组装半导体器件的
H01L21/56
封装，例如密封层、涂层
法律状态
2020-12-08 ：
授权
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN212113625U.PDF
PDF下载
