超低剖面堆叠RDL半导体封装件
实质审查的生效
摘要
公开了超低剖面堆叠RDL半导体封装件。本文所述的具有堆叠RDL的半导体封装件的示例可以包括例如第一RDL和第二RDL，该第一RDL包括耦接到第二RDL的多个RDL层，该第二RDL包括使用铜柱和底部填充剂代替常规衬底的多个RDL层。本文的示例可以使用RDL代替衬底以实现更小的设计特征尺寸(x、y尺寸减小)、更薄的铜层和更少的金属使用(z尺寸减小)、在封装的任一侧附接半导体管芯和表面安装器件(SMD)的灵活性以及更少数量的构建RDL层。
基本信息
专利标题 ：
超低剖面堆叠RDL半导体封装件
专利标题（英）：
暂无
公开（公告）号 ：
CN114503257A
申请号 ：
CN202080069514.6
公开（公告）日 ：
2022-05-13
申请日 ：
2020-09-01
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
A·帕蒂尔卫洪博D·F·雷
申请人 ：
高通股份有限公司
申请人地址 ：
美国加利福尼亚州
代理机构 ：
北京市金杜律师事务所
代理人 ：
董莘
优先权 ：
CN202080069514.6
主分类号 ：
H01L23/538
IPC分类号 ：
H01L23/538 H01L23/498 H01L23/31 H01L25/10 H01L25/16 H01L21/56 H01L21/683 H01L21/60 H01L21/768
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L23/00
半导体或其他固态器件的零部件
H01L23/52
用于在处于工作中的器件内部从一个组件向另一个组件通电的装置
H01L23/538
制作在绝缘衬底上或内的多个半导体芯片间的互连结构
法律状态
2022-05-31 ：
实质审查的生效
IPC(主分类) : H01L 23/538
申请日 : 20200901
申请日 : 20200901
2022-05-13 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
