半导体结构的形成方法及半导体结构
授权
摘要

本发明实施例提供一种半导体结构的形成方法及半导体结构,其中,半导体结构的形成方法,包括:提供基底,在基底表面形成介质层;在介质层表面形成掩膜层,掩膜层内具有贯穿掩膜层厚度的第一开口;在第一开口的侧壁形成第一阻挡层,第一阻挡层围成第二开口;形成填充第二开口的第二阻挡层;采用第一刻蚀工艺,去除第一阻挡层和第二阻挡层,直至第一阻挡层或第二阻挡层被完全去除;去除第一开口暴露出的介质层和部分基底,形成位线接触开口,位线接触开口的底部具有凸起区域和凹陷区域,凸起区域和凹陷区域具有高度差;本发明实施例旨在通过增大位线接触开口底部接触面积的方式减小位线接触结构的接触电阻。

基本信息
专利标题 :
半导体结构的形成方法及半导体结构
专利标题(英):
暂无
公开(公告)号 :
CN113035868A
申请号 :
CN202110214102.3
公开(公告)日 :
2021-06-25
申请日 :
2021-02-25
授权号 :
CN113035868B
授权日 :
2022-05-31
发明人 :
穆天蕾
申请人 :
长鑫存储技术有限公司
申请人地址 :
安徽省合肥市经济技术开发区空港工业园兴业大道388号
代理机构 :
上海晨皓知识产权代理事务所(普通合伙)
代理人 :
成丽杰
优先权 :
CN202110214102.3
主分类号 :
H01L27/108
IPC分类号 :
H01L27/108  
相关图片
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件;其他类目中不包括的电固体器件
H01L27/00
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27/02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27/04
其衬底为半导体的
H01L27/10
在重复结构中包括有多个独立组件的
H01L27/105
包含场效应组件的
H01L27/108
动态随机存取存储结构的
法律状态
2022-05-31 :
授权
2021-07-13 :
实质审查的生效
IPC(主分类) : H01L 27/108
申请日 : 20210225
2021-06-25 :
公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN113035868A.PDF
PDF下载
  • 联系电话
    电话:023-6033-8768
    QQ:1493236332
  • 联系 Q Q
    电话:023-6033-8768
    QQ:1493236332
  • 关注微信
    电话:023-6033-8768
    QQ:1493236332
  • 收藏
    电话:023-6033-8768
    QQ:1493236332