一种复合衬底及制备方法、射频集成芯片制备方法
授权
摘要
本发明提供一种复合衬底及制备方法、射频集成芯片制备方法，涉及半导体技术领域，方法包括：提供砷化镓基底，在高电子迁移率晶体管区域刻蚀异质结双极晶体管外延层结构以露出高电子迁移率晶体管外延层结构，高电子迁移率晶体管外延层结构和异质结双极晶体管外延层结构均位于异质结双极晶体管区域和键合区域；在键合区域的异质结双极晶体管外延层结构上沉积结合层。在结合层上通过键合形成键合压电层，从而可以将高电子迁移率晶体管外延层结构、异质结双极晶体管外延层结构和键合压电层集成，在封装时，能够提高芯片集成化，减小打线，减小体积。
基本信息
专利标题 ：
一种复合衬底及制备方法、射频集成芯片制备方法
专利标题（英）：
暂无
公开（公告）号 ：
CN113113294A
申请号 ：
CN202110374676.7
公开（公告）日 ：
2021-07-13
申请日 ：
2021-04-07
授权号 ：
CN113113294B
授权日 ：
2022-06-07
发明人 ：
朱庆芳蔡文必罗捷
申请人 ：
厦门市三安集成电路有限公司
申请人地址 ：
福建省厦门市同安区洪塘镇民安大道753-799号
代理机构 ：
北京超成律师事务所
代理人 ：
王文宾
优先权 ：
CN202110374676.7
主分类号 ：
H01L21/18
IPC分类号 ：
H01L21/18 H01L29/778 H01L29/73 H01L41/08
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/18
器件有由周期表Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体，如掺杂材料
法律状态
2022-06-07 ：
授权
2021-07-30 ：
实质审查的生效
IPC(主分类) : H01L 21/18
申请日 : 20210407
申请日 : 20210407
2021-07-13 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
