本申请提供一种半导体存储装置，包括译码模块、主字线驱动模块、子字线驱动模块和存储单元阵列。译码模块被配置为对目标存储单元行地址进行译码，以生成主字线选择信号和子字线选择信号；主字线驱动模块被配置为响应主字线选择信号而驱动多条主字线；子字线驱动模块被配置为响应子字线选择信号而驱动多条子字线；一个存储单元阵列包括多个存储单元，子字线驱动模块布置在存储单元阵列的任意一侧边缘处，且子字线驱动模块的输出端连接存储单元阵列的字线；至少两个不同的存储单元阵列共同使用一组主字线驱动模块，且一个译码模块连接至少一组主字线驱动模块。本申请提供的半导体存储装置面积更小，更符合半导体存储器的使用要求。