源极/漏极区域及其形成方法
公开
摘要
本公开涉及源极/漏极区域及其形成方法。一种方法包括：蚀刻第一凹部，该第一凹部与第一虚设栅极堆叠和第一鳍相邻；蚀刻第二凹部，该第二凹部与第二虚设栅极堆叠和第二鳍相邻；以及在第一凹部中外延生长第一外延区域。该方法还包括：在第一虚设栅极堆叠之上、第二虚设栅极堆叠之上、第一凹部中的第一外延区域之上、以及第二凹部中沉积第一含金属掩模；图案化第一含金属掩模以暴露第一虚设栅极堆叠和第一外延区域；在第一凹部中，在第一外延区域之上外延生长第二外延区域；以及在外延生长第二外延区域之后，去除第一含金属掩模的剩余部分。
基本信息
专利标题 ：
源极/漏极区域及其形成方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114628331A
申请号 ：
CN202110660224.5
公开（公告）日 ：
2022-06-14
申请日 ：
2021-06-15
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
黄惠琳舒丽丽杨育佳李启弘
申请人 ：
台湾积体电路制造股份有限公司
申请人地址 ：
中国台湾新竹市
代理机构 ：
北京东方亿思知识产权代理有限责任公司
代理人 ：
陈蒙
优先权 ：
CN202110660224.5
主分类号 ：
H01L21/8238
IPC分类号 ：
H01L21/8238 H01L27/092
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L21/77
在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理
H01L21/78
把衬底连续地分成多个独立的器件
H01L21/82
制造器件，例如每一个由许多元件组成的集成电路
H01L21/822
衬底是采用硅工艺的半导体的
H01L21/8232
场效应工艺
H01L21/8234
MIS工艺
H01L21/8238
互补场效应晶体管，例如CMOS
法律状态
2022-06-14 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
