半导体装置的制造方法
公开
摘要
本发明提供能够抑制半导体基板的表面附近的杂质浓度的偏差的半导体装置的制造方法。方法包括：在半导体基板的一个面形成氧化膜的工序；在氧化膜上形成第一导体膜的工序；从半导体基板的一个面上的形成有第一导体膜的区域朝半导体基板的内部，以第一加速能量注入P型杂质的工序；在第一导体膜上形成具有第一开口部的氮化膜的工序；形成覆盖氮化膜的第一开口部的侧面且具有露出第一导体膜的第二开口部的绝缘膜的工序；以填埋绝缘膜的第二开口部的方式形成第二导体膜的工序；去除氮化膜和第一导体膜的位于氮化膜的下部的部分，在半导体基板的一个面上的绝缘膜形成区域的周围使氧化膜露出的工序；以及从半导体基板的一个面的露出氧化膜的区域朝半导体基板的内部，以小于第一加速能量的第二加速能量注入P型杂质的工序。
基本信息
专利标题 ：
半导体装置的制造方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114334636A
申请号 ：
CN202111099036.6
公开（公告）日 ：
2022-04-12
申请日 ：
2021-09-18
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
山本哲也
申请人 ：
拉碧斯半导体株式会社
申请人地址 ：
日本神奈川县
代理机构 ：
北京集佳知识产权代理有限公司
代理人 ：
金雪梅
优先权 ：
CN202111099036.6
主分类号 ：
H01L21/28
IPC分类号 ：
H01L21/28 H01L29/423 H01L27/11521
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/18
器件有由周期表Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体，如掺杂材料
H01L21/28
用H01L21/20至H01L21/268各组不包含的方法或设备在半导体材料上制造电极的
法律状态
2022-04-12 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
