本申请涉及半导体集成电路制造技术领域，具体涉及一种套刻误差量测方法和装置。所述套刻误差量测方法包括以下步骤：提供半导体器件，所述半导体器件包括相邻的当前互连层和量测互连层，所述量测互连层位于所述当前互连层下；量测确定第一套刻误差，所述第一套刻误差为所述当前互连层相对于所述量测互连层的套刻误差；量测确定第二套刻误差，所述第二套刻误差为所述量测互连层的套刻误差；使得在所述第一套刻误差基础上叠加带有权重系数的第二套刻误差后，作为所述当前互连层的优化套刻误差。所述套刻误差量测装置用于执行该套刻误差量测方法。本申请提供的套刻误差量测方法和装置，可以解决相关技术中套刻误差量测不准确，容易造成返工的问题。