一种降低因FLASH芯片缺陷导致FPGA初始化失败概率的...
实质审查的生效
摘要
本发明提供了一种降低因FLASH芯片缺陷导致FPGA初始化失败概率的方法，采用此方法，可以不改变原有硬件电路的前提下，通过增加上位机软件和FPGA内部逻辑的方法，使电子设备按既定周期定时重写FLASH芯片内存储的配置数据，从而降低因FLASH芯片因时间累积导致数据失效的概率。
基本信息
专利标题 ：
一种降低因FLASH芯片缺陷导致FPGA初始化失败概率的方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114550792A
申请号 ：
CN202210106355.3
公开（公告）日 ：
2022-05-27
申请日 ：
2022-01-28
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
刘家玮胡志臣谢金源苏前银黄漪婧杨立杰殷晔武福存巫江涛郑义黄月芳朱含
申请人 ：
北京航天测控技术有限公司
申请人地址 ：
北京市石景山区实兴东街3号
代理机构 ：
北京理工大学专利中心
代理人 ：
李微微
优先权 ：
CN202210106355.3
主分类号 ：
G11C29/00
IPC分类号 ：
G11C29/00 G06F8/71 G06F8/65
IPC结构图谱
G
G部——物理
G11
信息存储
G11C
静态存储器
G11C29/00
存储器正确运行的校验；备用或离线操作期间测试存储器
法律状态
2022-06-14 ：
实质审查的生效
IPC(主分类) : G11C 29/00
申请日 : 20220128
申请日 : 20220128
2022-05-27 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
