芯片制造过程中的缺陷检测方法
授权
摘要
本发明涉及芯片制造过程中的缺陷检测方法，涉及缺陷检测技术，通过获取目标检测图像，版图查找并将目标检测图像在完整的芯片原始版图中找到对应的部分并做叠层处理形成叠层版图，然后将叠层版图划分为多个区域，每个区域内有且仅有一个等电位线条，对每个区域内的目标检测图像和原始版图分别作等电位线条个数分析而进行缺陷检测，减小缺陷检测的难度，效率高且准确率高。
基本信息
专利标题 ：
芯片制造过程中的缺陷检测方法
专利标题（英）：
暂无
公开（公告）号 ：
CN110867391A
申请号 ：
CN201911106653.7
公开（公告）日 ：
2020-03-06
申请日 ：
2019-11-13
授权号 ：
CN110867391B
授权日 ：
2022-06-14
发明人 ：
孙万峰蔡恩静周俊
申请人 ：
上海华力集成电路制造有限公司
申请人地址 ：
上海市浦东新区康桥东路298号1幢1060室
代理机构 ：
上海浦一知识产权代理有限公司
代理人 ：
张彦敏
优先权 ：
CN201911106653.7
主分类号 ：
H01L21/66
IPC分类号 ：
H01L21/66
相关图片
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/66
在制造或处理过程中的测试或测量
法律状态
2022-06-14 ：
授权
2020-03-31 ：
实质审查的生效
IPC(主分类) : H01L 21/66
申请日 : 20191113
申请日 : 20191113
2020-03-06 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN110867391A.PDF
PDF下载
