三维集成芯片以及三维集成芯片的测试方法、上电方法
公开
摘要
本发明提供一种三维集成芯片以及三维集成芯片的测试方法、上电方法。其中，三维集成芯片包括：逻辑单元；至少一个存储单元，所述至少一个存储单元与所述逻辑单元层叠键合设置；所述三维集成芯片中配置有存储阵列以及存储阵列的功能电路，所述存储阵列设置于所述存储单元，所述功能电路设置于所述逻辑单元。具体的，本申请将原本设置于存储单元中的功能电路设置于逻辑单元中，使得多个存储单元共用逻辑单元中的功能电路，一方面扩大了存储单元的存储面积，另一方面能够保证多个存储单元独立工作时相互之间的一致性，提高工作的可靠性。
基本信息
专利标题 ：
三维集成芯片以及三维集成芯片的测试方法、上电方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114595649A
申请号 ：
CN202210172807.8
公开（公告）日 ：
2022-06-07
申请日 ：
2022-02-24
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
李乾男张衍芳
申请人 ：
西安紫光国芯半导体有限公司
申请人地址 ：
陕西省西安市高新区丈八街办高新六路38号A座4楼
代理机构 ：
深圳市威世博知识产权代理事务所(普通合伙)
代理人 ：
张晓薇
优先权 ：
CN202210172807.8
主分类号 ：
G06F30/327
IPC分类号 ：
G06F30/327 G06F30/333 G06F115/02
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F30/327
逻辑综合；行为综合，例如映射逻辑，HDL到网表，高级语言到RTL或网表
法律状态
2022-06-07 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
