一种基于缓冲层制备的沟槽型碳化硅MOSFET及其制备方法
实质审查的生效
摘要
本发明提供了一种基于缓冲层制备的沟槽型碳化硅MOSFET及其制备方法，其包括：漏极（10），碳化硅衬底（9），碳化硅N外延（8）；所述碳化硅N外延（8）内部上方左侧包括Pwell区（3），所述沟槽区（32）包括自下而上的PplusBottom区（7）、栅氧区（6）和多晶硅区（5）；源极（1）。本发明提供的基于缓冲层制备的沟槽型碳化硅MOSFET及其制备方法通过Pwell注入时施加注入缓冲层，形成深度大于沟槽的PwellBottom，而后进行PwellBottom区的碳化硅刻蚀，使沟槽底部保留了部分PwellBottom，此处的PwellBottom与Pwell通过未刻蚀的区域保持连接状态，即保留了接地的触点；在SiN或SiO2的侧壁保护下，对PwellBottom进行加浓注入，形成PplusBottom；该PplusBottom由于同源极保持等电位，可以夹断沟槽处栅氧的电场，避免栅氧电场较强导致的失效。
基本信息
专利标题 ：
一种基于缓冲层制备的沟槽型碳化硅MOSFET及其制备方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114496783A
申请号 ：
CN202210401030.8
公开（公告）日 ：
2022-05-13
申请日 ：
2022-04-18
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
张益鸣
申请人 ：
深圳芯能半导体技术有限公司
申请人地址 ：
广东省深圳市龙岗区宝龙街道宝龙社区宝荷大道76号智慧家园二期2B1301
代理机构 ：
深圳卓启知识产权代理有限公司
代理人 ：
刘新子
优先权 ：
CN202210401030.8
主分类号 ：
H01L21/329
IPC分类号 ：
H01L21/329 H01L29/872
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/18
器件有由周期表Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体，如掺杂材料
H01L21/328
制造双极型器件，例如二极管、晶体管、晶闸管的台阶式工艺
H01L21/329
包括1个或两个电极的器件，例如二极管
法律状态
2022-05-31 ：
实质审查的生效
IPC(主分类) : H01L 21/329
申请日 : 20220418
申请日 : 20220418
2022-05-13 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
