形成多层半导体元件的方法
授权
摘要
本发明是有关于一种形成多层半导体元件的方法，可消除于晶圆验收测试后所产生的导电性突起物，此方法包括形成一第一导电内连线层、进行一晶圆验收测试制程以及在此导电内连线层上进行一化学机械研磨制程。
基本信息
专利标题 ：
形成多层半导体元件的方法
专利标题（英）：
暂无
公开（公告）号 ：
CN1848406A
申请号 ：
CN200510023088.X
公开（公告）日 ：
2006-10-18
申请日 ：
2005-12-26
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
黎丽萍卢永诚邱文智林志贤
申请人 ：
台湾积体电路制造股份有限公司
申请人地址 ：
台湾省新竹科学工业园区新竹市力行六路8号
代理机构 ：
北京中原华和知识产权代理有限责任公司
代理人 ：
寿宁
优先权 ：
CN200510023088.X
主分类号 ：
H01L21/768
IPC分类号 ：
H01L21/768 H01L21/66
相关图片
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L21/71
限定在组H01L21／70中的器件的特殊部件的制造
H01L21/768
利用互连在器件中的分离元件间传输电流
法律状态
2008-07-16 ：
授权
2006-12-13 ：
实质审查的生效
2006-10-18 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN100403513C.PDF
PDF下载
2、
CN1848406A.PDF
PDF下载
