半导体元件及形成半导体元件的方法
授权
摘要
本发明提供一种半导体元件及形成半导体元件的方法，具体涉及一种具有降低源极或漏极区域中掺杂物扩散的PMOS晶体管及其形成方法。PMOS晶体管包括掺杂P型杂质及扩散延迟材料的源极或漏极区域。PMOS晶体管更包括一栅极介电层，位于半导体基板的沟道上、一栅极电极，位于栅极介电层之上以及一轻掺杂源极或漏极区域对齐栅极电极的边缘。其中扩散延迟材料较佳包括碳、氟、氮或上述材料的组合。本发明由于扩散延迟材料减少了源极或漏极区域的扩散，因此源极或漏极区域的片电阻降低，可形成较陡峭的接面以及改善短沟道效应。
基本信息
专利标题 ：
半导体元件及形成半导体元件的方法
专利标题（英）：
暂无
公开（公告）号 ：
CN1885557A
申请号 ：
CN200510132490.1
公开（公告）日 ：
2006-12-27
申请日 ：
2005-12-26
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
陈建豪聂俊峰李资良陈世昌
申请人 ：
台湾积体电路制造股份有限公司
申请人地址 ：
台湾省新竹科学工业园区新竹市力行六路八号
代理机构 ：
北京林达刘知识产权代理事务所
代理人 ：
刘新宇
优先权 ：
CN200510132490.1
主分类号 ：
H01L29/78
IPC分类号 ：
H01L29/78 H01L21/336
相关图片
法律状态
2011-07-06 ：
授权
2007-02-14 ：
实质审查的生效
2006-12-27 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN1885557A.PDF
PDF下载
2、
CN1885557B.PDF
PDF下载
