半导体元件及其形成方法
公开
摘要
一种半导体元件及其形成方法，在半导体基板的硅层中形成至少一个掺杂硅区域，并且在硅层上方形成氧化硅层。含锗材料部形成在半导体基板中，以提供p‑n结或p‑i‑n结。p‑n结或p‑i‑n结具有含锗材料部和至少一个掺杂硅区域之一。在含锗材料部上方形成不含锗的覆盖材料层。在氧化硅层和覆盖材料层上方形成第一介电材料层。第一介电材料层包括凸台区域。凸台区域从含锗材料部抬升一个覆盖材料层的厚度。覆盖材料层可以是硅覆盖层，或者可以随后被去除以形成空腔。含锗材料部的暗电流减少了。
基本信息
专利标题 ：
半导体元件及其形成方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114530467A
申请号 ：
CN202110396400.9
公开（公告）日 ：
2022-05-24
申请日 ：
2021-04-13
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
黄振浩卢皓彦许隨赢李玥瑩吴建瑩赖佳平
申请人 ：
台湾积体电路制造股份有限公司
申请人地址 ：
中国台湾新竹市新竹科学工业园区力行六路八号
代理机构 ：
北京律诚同业知识产权代理有限公司
代理人 ：
徐金国
优先权 ：
CN202110396400.9
主分类号 ：
H01L27/146
IPC分类号 ：
H01L27/146 H01L27/148
法律状态
2022-05-24 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
