芯片电性连接结构及其制法
授权
摘要
本发明的芯片电性连接结构及其制法提供至少一形成有导电凸块的半导体芯片，并将该半导体芯片接置在一承载件上；接着在该半导体芯片及该承载件上形成一介电层，并移除部分的介电层外露出该导电凸块；在该介电层上形成电性导接到该导电凸块的电性连接垫，可在该电性连接垫上进行线路增层制程，将该半导体芯片电性连接到外部电子元件；本发明的芯片电性连接结构及其制法可确保半导体芯片连接界面的电性能力以及电性连接的可靠性，同时可整合芯片承载件的制造与半导体封装技术的制程，为客户端提供较大的需求弹性，同时能够简化半导体业制程与界面整合问题，同时避免现有半导体封装制程中芯片与芯片承载件间的电性导接及模压等问题。
基本信息
专利标题 ：
芯片电性连接结构及其制法
专利标题（英）：
暂无
公开（公告）号 ：
CN1971865A
申请号 ：
CN200510123396.X
公开（公告）日 ：
2007-05-30
申请日 ：
2005-11-25
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
许诗滨
申请人 ：
全懋精密科技股份有限公司
申请人地址 ：
台湾省新竹市
代理机构 ：
北京纪凯知识产权代理有限公司
代理人 ：
程伟
优先权 ：
CN200510123396.X
主分类号 ：
H01L21/60
IPC分类号 ：
H01L21/60 H01L23/488
相关图片
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/50
应用H01L21/06至H01L21/326中的任一小组都不包含的方法或设备组装半导体器件的
H01L21/60
引线或其他导电构件的连接，用于工作时向或由器件传导电流
法律状态
2009-06-24 ：
授权
2007-07-25 ：
实质审查的生效
2007-05-30 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN1971865A.PDF
PDF下载
2、
CN100505196C.PDF
PDF下载
