配线电路基板及其制造方法
专利权的终止
摘要
准备由基体绝缘层和金属薄膜层(晶种层)构成的积层体。在金属薄膜层的上表面侧，使抗电镀层形成规定的图案。通过电镀在曝露于外部的金属薄膜上形成金属镀层。其后，在除去抗电镀的同时，除去抗电镀形成区域的金属薄膜层。由此，形成由金属薄膜层及金属镀层构成的导体图案。对未形成导体图案的区域的基体绝缘层的上表面侧进行粗糙化处理。在基体绝缘层及导体图案的上表面侧形成覆盖绝缘层。由此，配线电路基板完成。
基本信息
专利标题 ：
配线电路基板及其制造方法
专利标题（英）：
暂无
公开（公告）号 ：
CN1805653A
申请号 ：
CN200510124334.0
公开（公告）日 ：
2006-07-19
申请日 ：
2005-11-28
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
大川忠男本上满小田高司
申请人 ：
日东电工株式会社
申请人地址 ：
日本大阪
代理机构 ：
北京纪凯知识产权代理有限公司
代理人 ：
龙淳
优先权 ：
CN200510124334.0
主分类号 ：
H05K1/02
IPC分类号 ：
H05K1/02 H05K3/00 H05K3/02
相关图片
法律状态
2018-01-12 ：
专利权的终止
未缴年费专利权终止IPC(主分类) : H05K 1/02
申请日 : 20051128
授权公告日 : 20100714
终止日期 : 20161128
申请日 : 20051128
授权公告日 : 20100714
终止日期 : 20161128
2010-07-14 ：
授权
2007-10-31 ：
实质审查的生效
2006-07-19 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN1805653B.PDF
PDF下载
2、
CN1805653A.PDF
PDF下载
