制备具有掩埋掺杂区的半导体器件的方法

专利权的终止

摘要

一种不需要设置外延沉积层而提供掺杂半导体区(40)的方法，该半导体掺杂区掩埋在半导体衬底(10)表面下。所述方法包括在半导体衬底中形成第一和第二沟槽部分(26，28)，然后将掺杂剂(100)引入沟槽部分内，并将掺杂剂扩散进入半导体衬底中，以形成掺杂半导体区(40)，该掺杂半导体区从第一沟槽部分延伸至第二沟槽部分。在衬底中与掺杂沟槽相邻，设置例如由两个阻挡沟槽(16，18)形成的扩散阻挡，以便在掺杂半导体区上方维持未掺杂区(30)。有利地，通过改变掺杂沟槽和扩散阻挡的深度和尺寸/间隔、掺杂和扩散参数，可调整掩埋层的电性能。随后可使用多晶硅填充掺杂沟槽，以提供与掩埋掺杂区的电接触。

基本信息

专利标题：

制备具有掩埋掺杂区的半导体器件的方法

专利标题（英）：

暂无

公开（公告）号：

CN101147251A

申请号：

CN200680009580.4

公开（公告）日：

2008-03-19

申请日：

2006-03-21

授权号：

暂无

授权日：

暂无

发明人：

吉勒·费鲁泽格·巴尔迪

申请人：

NXP股份有限公司

申请人地址：

荷兰艾恩德霍芬

代理机构：

中科专利商标代理有限责任公司

代理人：

朱进桂

优先权：

CN200680009580.4

主分类号：

H01L21/74

IPC分类号：

H01L21/74 H01L29/868