一种不需通过打线即可达成电性连接的半导体芯片封装结构，包括：封装单元、至少一个半导体芯片、至少一个第一绝缘层、多个第一导电层、至少一个第二绝缘层及多个第二导电层。封装单元具有至少一个容置槽。半导体芯片容置于容置槽内，半导体芯片的上表面具有多个导电焊盘。第一绝缘层形成于上述多个导电焊盘之间，以使得上述多个导电焊盘彼此绝缘。上述多个第一导电层形成于第一绝缘层上，每一个第一导电层的一端电性连接于相对应的导电焊盘。第二绝缘层形成于上述多个第一导电层之间，以使得上述多个第一导电层彼此绝缘。上述多个第二导电层分别形成于上述多个第一导电层的另一相反端上。本实用新型可省略打线并避免因打线发生电性接触不良。