沟槽栅极高压晶体管、集成电路及其形成方法

授权

摘要

本申请的多个实施例涉及IC及相关的形成方法。在一些实施例中，IC包括集成到衬底中的存储器区域和逻辑区域。存储器单元结构设置在所述存储器区域上。多个逻辑器件设置在所述逻辑区域上。第一逻辑器件包括由第一逻辑栅极电介质与所述衬底分离的第一逻辑栅电极。第一逻辑栅极电介质设置为沿着衬底的逻辑器件沟槽的表面，并且第一逻辑栅电极设置在所述逻辑器件沟槽内的所述第一逻辑栅极电介质上。通过将第一逻辑栅电极布置在逻辑器件沟槽内，可以改善由随后的平坦化工艺所导致的金属层损耗、生成的薄层电阻、阈值电压变化及失配问题。本发明的实施例还提供了沟槽栅极高压晶体管。

基本信息

专利标题：

沟槽栅极高压晶体管、集成电路及其形成方法

专利标题（英）：

暂无

公开（公告）号：

CN110649035A

申请号：

CN201910556253.X

公开（公告）日：

2020-01-03

申请日：

2019-06-25

授权号：

CN110649035B

授权日：

2022-04-19

发明人：

吴伟成亚历山大·卡尔尼斯基张健宏

申请人：

台湾积体电路制造股份有限公司

申请人地址：

中国台湾新竹

代理机构：

北京德恒律治知识产权代理有限公司

代理人：

章社杲

优先权：

CN201910556253.X

主分类号：

H01L27/11573

IPC分类号：

H01L27/11573 H01L27/11526 H01L27/11531