集成芯片及其形成方法、以及用于读取存取器阵列的方法
授权
摘要
本申请的各个实施例涉及使用磁性结的一次可编程(OTP)实施。在一些实施例中，阵列包括多列和多行的多个磁性结，磁性结包括第一磁性结和第二磁性结。第一和第二磁性结包括单独的顶部铁磁元件和单独的底部铁磁元件，还包括位于顶部铁磁元件和底部铁磁元件之间的单独的阻挡元件。第一磁性结的第一阻挡元件电分离第一磁性结的第一顶部铁磁元件和第一底部铁磁元件。第二磁性结的第二阻挡元件已经受击穿，使得该第二阻挡元件具有限定第二磁性结的第二顶部铁磁元件和第二底部铁磁元件之间的泄漏路径的缺陷。击穿状态对应于一次可编程状态，甚至在较小尺寸下也不易受高温变化的影响。本申请还涉及集成芯片及其形成方法以及用于读取存储器阵列的方法。
基本信息
专利标题 ：
集成芯片及其形成方法、以及用于读取存取器阵列的方法
专利标题（英）：
暂无
公开（公告）号 ：
CN110943101A
申请号 ：
CN201910891687.5
公开（公告）日 ：
2020-03-31
申请日 ：
2019-09-20
授权号 ：
CN110943101B
授权日 ：
2022-05-10
发明人 ：
庄学理江典蔚游文俊邱奕介陈昱霖黄健成陈长鸿
申请人 ：
台湾积体电路制造股份有限公司
申请人地址 ：
中国台湾新竹
代理机构 ：
北京德恒律治知识产权代理有限公司
代理人 ：
章社杲
优先权 ：
CN201910891687.5
主分类号 ：
H01L27/22
IPC分类号 ：
H01L27/22 H01L43/02 H01L43/08 G11C11/16 G11C17/16
法律状态
2022-05-10 ：
授权
2020-04-24 ：
实质审查的生效
IPC(主分类) : H01L 27/22
申请日 : 20190920
申请日 : 20190920
2020-03-31 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
