形成半导体器件的方法及图案化半导体器件的方法
授权
摘要
本发明的实施例为形成半导体器件的方法和图案化半导体器件的方法。一个实施例为形成半导体器件的方法，该方法包括在半导体器件层上方形成第一硬掩模层，第一硬掩模层包括含金属材料，在第一硬掩模层上方形成第二硬掩模层，以及在第二硬掩模层上方形成第一组含金属间隔件。该方法进一步包括使用第一组含金属间隔件作为掩模来图案化第二硬掩模层，在图案化后的第二硬掩模层的侧壁上形成第二组含金属间隔件，以及采用第二组含金属间隔件作为掩模来图案化第一硬掩模层。本发明还提供自对齐双间隔件图案化工艺。
基本信息
专利标题 ：
形成半导体器件的方法及图案化半导体器件的方法
专利标题（英）：
暂无
公开（公告）号 ：
CN110828304A
申请号 ：
CN201911157833.8
公开（公告）日 ：
2020-02-21
申请日 ：
2014-12-05
授权号 ：
CN110828304B
授权日 ：
2022-05-06
发明人 ：
蔡政勋吴永旭黄琮闵李忠儒包天一眭晓林
申请人 ：
台湾积体电路制造股份有限公司
申请人地址 ：
中国台湾新竹
代理机构 ：
北京德恒律治知识产权代理有限公司
代理人 ：
章社杲
优先权 ：
CN201911157833.8
主分类号 ：
H01L21/033
IPC分类号 ：
H01L21/033 H01L21/308 H01L21/768
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/027
未在H01L21/18或H01L21/34组中包含的为进一步的光刻工艺在半导体之上制作掩膜
H01L21/033
包括无机层的
法律状态
2022-05-06 ：
授权
2020-03-17 ：
实质审查的生效
IPC(主分类) : H01L 21/033
申请日 : 20141205
申请日 : 20141205
2020-02-21 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
