半导体存储器及其制备方法
授权
摘要

本申请涉及半导体存储器及其制备方法。该制备方法包括:提供基底,基底具有暴露的第一区域和第二区域;在第二区域上形成电容阵列和覆盖电容阵列的导电层;形成覆盖导电层和第一区域的绝缘填充层;在绝缘填充层上形成第一掩膜层,在第一掩膜层上开设第一刻蚀窗口并对绝缘填充层进行刻蚀,形成暴露出第一区域的第一通孔;沉积第二掩膜层以填充第一通孔并覆盖第一通孔和第一掩膜层;在第二掩膜层和第一掩膜层上开设第二刻蚀窗口并对绝缘填充层进行各向同性刻蚀,形成暴露出导电层的第二通孔;在第一通孔和第二通孔内填充导电材料以分别形成第一接触结构和第二接触结构。通过上述制备方法,可以避免第二接触结构穿透导电层,提升器件良率。

基本信息
专利标题 :
半导体存储器及其制备方法
专利标题(英):
暂无
公开(公告)号 :
CN112885831A
申请号 :
CN201911197972.3
公开(公告)日 :
2021-06-01
申请日 :
2019-11-29
授权号 :
CN112885831B
授权日 :
2022-05-27
发明人 :
吴秉桓
申请人 :
长鑫存储技术有限公司
申请人地址 :
安徽省合肥市经济技术开发区翠微路6号海恒大厦630室
代理机构 :
广州华进联合专利商标代理有限公司
代理人 :
汪洁丽
优先权 :
CN201911197972.3
主分类号 :
H01L27/108
IPC分类号 :
H01L27/108  H01L21/8242  
相关图片
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件;其他类目中不包括的电固体器件
H01L27/00
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27/02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27/04
其衬底为半导体的
H01L27/10
在重复结构中包括有多个独立组件的
H01L27/105
包含场效应组件的
H01L27/108
动态随机存取存储结构的
法律状态
2022-05-27 :
授权
2021-06-18 :
实质审查的生效
IPC(主分类) : H01L 27/108
申请日 : 20191129
2021-06-01 :
公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN112885831A.PDF
PDF下载
  • 联系电话
    电话:023-6033-8768
    QQ:1493236332
  • 联系 Q Q
    电话:023-6033-8768
    QQ:1493236332
  • 关注微信
    电话:023-6033-8768
    QQ:1493236332
  • 收藏
    电话:023-6033-8768
    QQ:1493236332