半导体结构及其制备方法、三维存储器
实质审查的生效
摘要
本公开提供了一种半导体结构及其制备方法、三维存储器,涉及半导体芯片技术领域,旨在解决如何优化接触柱的制备工艺的问题。制备方法包括:在衬底上形成堆叠结构,堆叠结构包括交替堆叠设置的多个电介质层和多个牺牲层,堆叠结构在台阶区形成包括多个台阶的台阶结构。形成至少覆盖台阶结构的内衬层。对内衬层的目标部分进行改性处理,内衬层的目标部分至少包括,内衬层中位于多个台阶的台阶面上方的部分。去除牺牲层,以形成第一空腔,去除内衬层的目标部分,以形成第二空腔,第一空腔和第二空腔连通。在第一空腔和第二空腔内填充导电材料,以形成栅极层。上述制备方法制得的半导体结构应用于三维存储器中,以实现数据的读取和写入操作。
基本信息
专利标题 :
半导体结构及其制备方法、三维存储器
专利标题(英):
暂无
公开(公告)号 :
CN114551342A
申请号 :
CN202210129267.5
公开(公告)日 :
2022-05-27
申请日 :
2022-02-11
授权号 :
暂无
授权日 :
暂无
发明人 :
吴建中刘隆冬肖梦长江
申请人 :
长江存储科技有限责任公司
申请人地址 :
湖北省武汉市东湖新技术开发区未来三路88号
代理机构 :
北京中博世达专利商标代理有限公司
代理人 :
申健
优先权 :
CN202210129267.5
主分类号 :
H01L21/768
IPC分类号 :
H01L21/768 H01L21/28 H01L23/538 H01L27/11524 H01L27/11556 H01L27/1157 H01L27/11582 H01L29/423 G11C11/34
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件;其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L21/71
限定在组H01L21/70中的器件的特殊部件的制造
H01L21/768
利用互连在器件中的分离元件间传输电流
法律状态
2022-06-14 :
实质审查的生效
IPC(主分类) : H01L 21/768
申请日 : 20220211
申请日 : 20220211
2022-05-27 :
公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载