半导体结构及其制备方法、三维存储器
实质审查的生效
摘要

本公开提供了一种半导体结构及其制备方法、三维存储器、存储系统、电子设备,涉及半导体芯片技术领域,旨在解决如何在堆叠结构上制备接触孔的问题。所述制备方法包括:在衬底上形成第一初始堆叠结构,第一初始堆叠结构包括层叠设置的多个膜层对。在第一初始堆叠结构远离衬底的一侧形成第二堆叠结构,第二堆叠结构包括位于阵列区和连接区的选择栅线层。至少将栅极牺牲层中位于阵列区的部分替换成栅极层。形成贯穿第二堆叠结构的开口,开口位于连接区。基于具有开口的第二堆叠结构,刻蚀第一堆叠结构,形成接触孔。在开口和接触孔中形成接触结构,接触结构与对应的栅极层电连接。上述半导体结构应用于三维存储器中,以实现数据的读取和写入操作。

基本信息
专利标题 :
半导体结构及其制备方法、三维存储器
专利标题(英):
暂无
公开(公告)号 :
CN114551344A
申请号 :
CN202210162909.1
公开(公告)日 :
2022-05-27
申请日 :
2022-02-22
授权号 :
暂无
授权日 :
暂无
发明人 :
王迪周文犀夏志良
申请人 :
长江存储科技有限责任公司
申请人地址 :
湖北省武汉市东湖新技术开发区未来三路88号
代理机构 :
北京中博世达专利商标代理有限公司
代理人 :
申健
优先权 :
CN202210162909.1
主分类号 :
H01L21/768
IPC分类号 :
H01L21/768  H01L23/538  H01L27/11524  H01L27/11556  H01L27/1157  H01L27/11582  
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件;其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L21/71
限定在组H01L21/70中的器件的特殊部件的制造
H01L21/768
利用互连在器件中的分离元件间传输电流
法律状态
2022-06-14 :
实质审查的生效
IPC(主分类) : H01L 21/768
申请日 : 20220222
2022-05-27 :
公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
  • 联系电话
    电话:023-6033-8768
    QQ:1493236332
  • 联系 Q Q
    电话:023-6033-8768
    QQ:1493236332
  • 关注微信
    电话:023-6033-8768
    QQ:1493236332
  • 收藏
    电话:023-6033-8768
    QQ:1493236332