半导体结构及其制备方法、三维存储器
实质审查的生效
摘要

本公开提供了一种半导体结构及其制备方法、三维存储器,涉及半导体芯片技术领域,以降低栅线层被刻蚀掉而出现高阻或断路的风险。该半导体结构的制备方法包括:制备中间半导体结构;经由栅线缝隙,去除牺牲层,形成第一栅线空腔;形成覆盖第一栅线空腔的内壁的第一子栅线层;第一子栅线层围成第二栅线空腔,第二栅线空腔靠近栅线缝隙的端部的厚度,大于第二栅线空腔远离栅线缝隙的端部的厚度;在第二栅线空腔内形成第二子栅线层;第二子栅线层靠近栅线缝隙的端部的厚度,大于第二子栅线层远离栅线缝隙的端部的厚度。上述半导体结构应用于三维存储器中,以实现数据的读取和写入操作。

基本信息
专利标题 :
半导体结构及其制备方法、三维存储器
专利标题(英):
暂无
公开(公告)号 :
CN114551232A
申请号 :
CN202210125153.3
公开(公告)日 :
2022-05-27
申请日 :
2022-02-10
授权号 :
暂无
授权日 :
暂无
发明人 :
严龙翔霍宗亮薛磊徐伟
申请人 :
长江存储科技有限责任公司
申请人地址 :
湖北省武汉市东湖新技术开发区未来三路88号
代理机构 :
北京中博世达专利商标代理有限公司
代理人 :
申健
优先权 :
CN202210125153.3
主分类号 :
H01L21/28
IPC分类号 :
H01L21/28  H01L29/423  H01L27/11524  H01L27/11556  H01L27/1157  H01L27/11582  
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件;其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件,例如PN结、耗尽层、载体集结层
H01L21/18
器件有由周期表Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体,如掺杂材料
H01L21/28
用H01L21/20至H01L21/268各组不包含的方法或设备在半导体材料上制造电极的
法律状态
2022-06-14 :
实质审查的生效
IPC(主分类) : H01L 21/28
申请日 : 20220210
2022-05-27 :
公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
  • 联系电话
    电话:023-6033-8768
    QQ:1493236332
  • 联系 Q Q
    电话:023-6033-8768
    QQ:1493236332
  • 关注微信
    电话:023-6033-8768
    QQ:1493236332
  • 收藏
    电话:023-6033-8768
    QQ:1493236332