半导体存储单元结构、半导体存储器及其制备方法、应用
实质审查的生效
摘要
本发明涉及一种半导体存储单元结构、半导体存储器及其制备方法、应用。半导体存储单元结构包括：基底，以及第一晶体管层、隔离层和第二晶体管层；第一晶体管层包括：由第一源极、第一沟道、第一漏极由下至上堆叠而成的第一堆叠结构，以及位于第一堆叠结构侧壁的第一栅极；第二晶体管层包括：由第二漏极、第二沟道、第二源极由下至上堆叠而成的第二堆叠结构，以及位于第二堆叠结构侧壁的第二栅极，第二漏极的侧壁的至少一部分与第一栅极直接接触，本发明提供了经过结构改进的2T0C类型的DRAM单元，具有垂直堆叠集成、集成度高、低漏电、刷新时间短等优点，相比现有的2T0C类DRAM具有显著优势。
基本信息
专利标题 ：
半导体存储单元结构、半导体存储器及其制备方法、应用
专利标题（英）：
暂无
公开（公告）号 ：
CN114446963A
申请号 ：
CN202111456087.X
公开（公告）日 ：
2022-05-06
申请日 ：
2021-12-01
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
王琪朱慧珑
申请人 ：
北京超弦存储器研究院;中国科学院微电子研究所
申请人地址 ：
北京市大兴区经济技术开发区科创十街18号京东贝科技园11号楼4层
代理机构 ：
北京辰权知识产权代理有限公司
代理人 ：
史晶晶
优先权 ：
CN202111456087.X
主分类号 ：
H01L27/108
IPC分类号 ：
H01L27/108 H01L27/06
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L27/00
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27/02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27/04
其衬底为半导体的
H01L27/10
在重复结构中包括有多个独立组件的
H01L27/105
包含场效应组件的
H01L27/108
动态随机存取存储结构的
法律状态
2022-05-24 ：
实质审查的生效
IPC(主分类) : H01L 27/108
申请日 : 20211201
申请日 : 20211201
2022-05-06 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
