一种埋置元件的封装方法及封装结构

授权

摘要

本发明公开一种埋置元件的封装方法及封装结构，该埋置元件的封装方法，包括：将半导体元件结合于引线框架；压合DAF材料，形成DAF层；加工第一导通孔；设置第一导电结构；将引线框架刻为图案化导电层，形成第一导电部；位于半导体元件相对两侧的第一导电结构与同一第一导电部电连接，形成电磁干扰屏蔽结构；该埋置元件的封装结构包括：引线框架，其为图案化导电层，其包括第一导电部；半导体元件，其结合于第一导电部；DAF层，其覆盖引线框架的正面及半导体元件；半导体元件的正面电极接点露出；第一导电结构，其与第一导电部结合形成电磁干扰屏蔽结构。该埋置元件的封装方法及封装结构，在缩小产品尺寸的同时具备电磁干扰防护功能，散热性能良好。

基本信息

专利标题：

一种埋置元件的封装方法及封装结构

专利标题（英）：

暂无

公开（公告）号：

CN112701055A

申请号：

CN202011536527.8

公开（公告）日：

2021-04-23

申请日：

2020-12-22

授权号：

CN112701055B

授权日：

2022-04-22

发明人：

王琇如唐和明

申请人：

杰群电子科技（东莞）有限公司

申请人地址：

广东省东莞市黄江镇裕元工业区内精成科技园A、B栋

代理机构：

北京泽方誉航专利代理事务所(普通合伙)

代理人：

唐明磊

优先权：

CN202011536527.8

主分类号：

H01L21/56

IPC分类号：

H01L21/56 H01L23/367 H01L23/495 H01L23/552 H01L23/31

IPC结构图谱

H部——电学

H01

基本电气元件

H01L

半导体器件；其他类目中不包括的电固体器件

H01L21/00

专门适用于制造或处理半导体或固体器件或其部件的方法或设备

H01L21/02

半导体器件或其部件的制造或处理

H01L21/04

至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层

H01L21/50

应用H01L21/06至H01L21/326中的任一小组都不包含的方法或设备组装半导体器件的

H01L21/56

封装，例如密封层、涂层

法律状态

2022-04-22 ：

授权

2021-05-11 ：

实质审查的生效

IPC(主分类) : H01L 21/56
申请日 : 20201222

2021-04-23 ：

公开

注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。

文件下载

暂无PDF文件可下载