三维多芯片并联封装结构。涉及半导体器件技术领域，具体涉及多二极管芯片并联结构的半导体器件。提供了一种在不增大安装占用面积的同时，增加器件过流能力的三维多芯片并联结构。包括框架、芯片和跳线，其特征在于，所述框架包括框架A和框架B，在所述框架B上由下至上依次堆叠有芯片层1、芯片层2……芯片层n，n≥2；相邻芯片层的相对面的极性一致，所述跳线Ak和跳线Bj的总和与芯片层的层数一致。n为数字序号。本实用新型将多芯片由平面铺展改成三维堆叠，将多芯片串联封装改成多芯片并联封装，由此减少封装体的安装占用面积。此外，三维多芯片并联结构可以制定不同的过流能力和耐压能力，满足不同应用场景的使用要求。