制造半导体器件的方法
实质审查的生效
摘要
本公开涉及制造半导体器件的方法。一种方法，包括：在半导体鳍上形成虚设栅极堆叠，在虚设栅极堆叠的侧壁上形成栅极间隔件，形成第一层间电介质，其中，栅极间隔件和虚设栅极堆叠位于第一层间电介质中，去除虚设栅极堆叠以在栅极间隔件之间形成沟槽，在沟槽中形成替换栅极堆叠，以及沉积电介质帽盖层。电介质帽盖层的底表面接触替换栅极堆叠的第一顶表面和第一层间电介质的第二顶表面。在电介质帽盖层之上沉积第二层间电介质。形成延伸到第二层间电介质、电介质帽盖层和第一层间电介质中的源极/漏极接触插塞。
基本信息
专利标题 ：
制造半导体器件的方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114520189A
申请号 ：
CN202110478868.2
公开（公告）日 ：
2022-05-20
申请日 ：
2021-04-29
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
周沛瑜李资良
申请人 ：
台湾积体电路制造股份有限公司
申请人地址 ：
中国台湾新竹市
代理机构 ：
北京东方亿思知识产权代理有限责任公司
代理人 ：
朱亦林
优先权 ：
CN202110478868.2
主分类号 ：
H01L21/8234
IPC分类号 ：
H01L21/8234
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L21/77
在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理
H01L21/78
把衬底连续地分成多个独立的器件
H01L21/82
制造器件，例如每一个由许多元件组成的集成电路
H01L21/822
衬底是采用硅工艺的半导体的
H01L21/8232
场效应工艺
H01L21/8234
MIS工艺
法律状态
2022-06-07 ：
实质审查的生效
IPC(主分类) : H01L 21/8234
申请日 : 20210429
申请日 : 20210429
2022-05-20 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
