三维集成半导体架构及制造其的方法
公开
摘要
提供了一种半导体架构，其包括：载体基板；提供在载体基板中的对准标记，对准标记从载体基板的第一表面提供到载体基板的第二表面；第一半导体器件，基于对准标记提供在载体基板的第一表面上；第二半导体器件，基于对准标记提供在载体基板的第二表面上并与第一半导体器件对准。
基本信息
专利标题 ：
三维集成半导体架构及制造其的方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114496992A
申请号 ：
CN202111331491.4
公开（公告）日 ：
2022-05-13
申请日 ：
2021-11-11
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
徐康一金基一赵锡元
申请人 ：
三星电子株式会社
申请人地址 ：
韩国京畿道
代理机构 ：
北京市柳沈律师事务所
代理人 ：
屈玉华
优先权 ：
CN202111331491.4
主分类号 ：
H01L23/544
IPC分类号 ：
H01L23/544 H01L25/07 H01L21/50
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L23/00
半导体或其他固态器件的零部件
H01L23/544
加到半导体器件上的标志，例如注册商标、测试图案
法律状态
2022-05-13 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
