一种芯片电磁屏蔽封装结构及其制备方法
实质审查的生效
摘要
本发明属于半导体封装技术领域，公开了一种芯片电磁屏蔽封装结构的制备方法，包括以下步骤：S1、倒装上芯：在基板的上表面倒装芯片，芯片的金属凸块与基板上表面电性连接；S2、填胶：在芯片的金属凸块间填充底部填充胶；S3、金属溅射：在芯片的背面和侧面，及基板上未被底部填充胶覆盖到的区域进行金属溅射，形成电磁屏蔽层；S4、进行后续处理，得到芯片电磁屏蔽封装结构。本发明仅仅通过金属溅射工艺，在不改变的原有的封装结构的基础上引入电磁屏蔽层，制备工艺简单，易推广应用，在不增加封装尺寸的前提下，形成对芯片的有效电磁屏蔽。
基本信息
专利标题 ：
一种芯片电磁屏蔽封装结构及其制备方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114334677A
申请号 ：
CN202210033975.9
公开（公告）日 ：
2022-04-12
申请日 ：
2022-01-12
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
周健威胡金花
申请人 ：
华天科技（南京）有限公司
申请人地址 ：
江苏省南京市浦口区桥林街道丁香路16号
代理机构 ：
西安通大专利代理有限责任公司
代理人 ：
朱海临
优先权 ：
CN202210033975.9
主分类号 ：
H01L21/50
IPC分类号 ：
H01L21/50 H01L21/56 H01L23/552 H01L23/31
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/50
应用H01L21/06至H01L21/326中的任一小组都不包含的方法或设备组装半导体器件的
法律状态
2022-04-29 ：
实质审查的生效
IPC(主分类) : H01L 21/50
申请日 : 20220112
申请日 : 20220112
2022-04-12 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
