具有埋置接点的集成电路制造工艺
被视为撤回的申请
摘要
一种改善栅氧化层完整性并能埋置接点的集成电路制造工艺。为保证在薄的栅氧化层里蚀刻出孔，以保证埋置接点时栅氧化层的完整性，蚀刻前，最好在栅氧化层形成后尽快在其上另外淀积一层没有图案的多晶硅层，埋置接点的掩模便用于形成二级蚀刻。为进而保证栅氧化层最大的完整性，阈值电压的加入是通过一层在其加入后，栅氧化层生长之前就被除去的氧化层来完成。此法可用于N沟道金属氧化物半导体及互补型金属氧化物半导体的制造。
基本信息
专利标题 ：
具有埋置接点的集成电路制造工艺
专利标题（英）：
暂无
公开（公告）号 ：
CN85107802A
申请号 ：
CN85107802
公开（公告）日 ：
1986-07-23
申请日 ：
1985-10-21
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
普拉迪普·夏赫
申请人 ：
得克萨斯仪器公司
申请人地址 ：
美国得克萨斯州75265达拉斯市·北中埃克斯普勒斯韦路13500号
代理机构 ：
上海专利事务所
代理人 ：
吴淑芳
优先权 ：
CN85107802
主分类号 ：
H01L21/72
IPC分类号 ：
H01L21/72 H01L27/04 H01L29/76
法律状态
1989-09-13 ：
被视为撤回的申请
1988-02-24 ：
实质审查请求
1986-07-23 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
