集成电路制造
授权
摘要
一种用于在集成电路(100)中界定图案的方法包括在衬底(108)的第一区域(102)上使用光刻法在第一光致抗蚀剂层中界定多个形体。所述方法进一步包括使用间距倍增在下部遮蔽层(116)中针对所述光致抗蚀剂层中的每一形体产生至少两个形体(120)。所述下部掩蔽层(116)中的所述形体包含环状末端(124)。所述方法进一步包括用第二光致抗蚀剂层(126)覆盖所述衬底(108)的包含所述下部掩蔽层(116)中所述环状末端(124)的第二区域(104)。所述方法进一步包括在在所述衬底(108)中穿过所述下部掩蔽层中的所述形体蚀刻沟槽图案而不蚀刻到所述第二区域(104)中。所述沟槽具有沟槽宽度。
基本信息
专利标题 ：
集成电路制造
专利标题（英）：
暂无
公开（公告）号 ：
CN101151720A
申请号 ：
CN200680010516.8
公开（公告）日 ：
2008-03-26
申请日 ：
2006-02-27
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
卢安·C·特兰约翰·李刘增涛埃里克·弗里曼拉塞尔·尼尔森
申请人 ：
美光科技公司
申请人地址 ：
美国爱达荷州
代理机构 ：
北京律盟知识产权代理有限责任公司
代理人 ：
王允方
优先权 ：
CN200680010516.8
主分类号 ：
H01L21/311
IPC分类号 ：
H01L21/311 H01L21/033
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/18
器件有由周期表Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体，如掺杂材料
H01L21/30
用H01L21/20至H01L21/26各组不包含的方法或设备处理半导体材料的
H01L21/31
在半导体材料上形成绝缘层的，例如用于掩膜的或应用光刻技术的；以及这些层的后处理；这些层的材料的选择
H01L21/3105
后处理
H01L21/311
绝缘层的刻蚀
法律状态
2009-10-28 ：
授权
2008-05-21 ：
实质审查的生效
2008-03-26 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN101151720A.PDF
PDF下载
2、
CN100555579C.PDF
PDF下载
