一种具有顶部衬底接触的半导体集成电路的制造方法
专利权的终止未缴年费专利权终止
摘要
一种新颖的而且经过改进的半导体器件制造方法，提供一种具有一个低的电阻的顶部衬底接触的器件。该顶部衬底连接增强了该器件的抗闭锁性，而且适宜应用于各种带式自动键合(TAB)封装工艺。
基本信息
专利标题 ：
一种具有顶部衬底接触的半导体集成电路的制造方法
专利标题（英）：
暂无
公开（公告）号 ：
CN1031155A
申请号 ：
CN88102631.X
公开（公告）日 ：
1989-02-15
申请日 ：
1988-04-30
授权号 ：
CN1019434B
授权日 ：
1992-12-09
发明人 ：
格雷戈里·J·格鲁拉安德烈·I·纳洋
申请人 ：
数字设备公司
申请人地址 ：
美国马萨诸塞州
代理机构 ：
中国专利代理(香港)有限公司
代理人 ：
肖掬昌
优先权 ：
CN88102631.X
主分类号 ：
H01L21/74
IPC分类号 ：
H01L21/74 H01L27/085
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L21/71
限定在组H01L21／70中的器件的特殊部件的制造
H01L21/74
杂质高度集中的埋层的制作，例如集电极埋层、内部连接线
法律状态
1995-06-21 ：
专利权的终止未缴年费专利权终止
1994-03-23 ：
授权
1992-12-09 ：
审定
1989-10-11 ：
实质审查请求
1989-02-15 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
