半导体元件制造方法

授权

摘要

一种半导体元件制造方法。包括场效晶体管(field effect transistor,FET)元件的半导体元件，包括基材与由二维材料形成的通道结构。于通道结构上形成界面层。于界面层上方形成栅极堆叠，栅极堆叠包含栅极电极层与栅极介电层。于界面层中的开口的上方形成源极/漏极接点。源极/漏极接点具有与界面层接触的侧面接点以及与通道结构接触的侧面接点与表面接点。

基本信息

专利标题：

半导体元件制造方法

专利标题（英）：

暂无

公开（公告）号：

CN108122733A

申请号：

CN201710386591.4

公开（公告）日：

2018-06-05

申请日：

2017-05-26

授权号：

CN108122733B

授权日：

2022-04-08

发明人：

叶凌彦张智胜蔡惠铭林佑明

申请人：

台湾积体电路制造股份有限公司

申请人地址：

中国台湾新竹市新竹科学工业园区力行六路八号

代理机构：

北京律诚同业知识产权代理有限公司

代理人：

徐金国

优先权：

CN201710386591.4

主分类号：

H01L21/02

IPC分类号：

H01L21/02 H01L29/12 H01L21/335 H01L29/778