半导体测试结构
授权
摘要
本实用新型涉及一种半导体测试结构，用于在测试MOS器件的栅电容时作为栅电极的引出端与外部测试结构连接。所述半导体测试结构包括衬底，所述衬底上设有待测试的MOS器件；焊盘，用于连接外部测试结构；顶层金属层，与所述焊盘和待测试的MOS器件的栅电极均连接；底层金属层，所述底层金属层与所述衬底、焊盘和顶层金属层均不互连。本实用新型的技术方案通过串联连接多个寄生电容的方法，减小了与栅电容并联连接的总寄生电容，从而降低了总寄生电容对栅电容测试结果的影响，获得了准确的栅电容测试结果。
基本信息
专利标题 ：
半导体测试结构
专利标题（英）：
暂无
公开（公告）号 ：
暂无
申请号 ：
CN201922127743.6
公开（公告）日 ：
暂无
申请日 ：
2019-11-29
授权号 ：
CN210575846U
授权日 ：
2020-05-19
发明人 ：
钱仕兵
申请人 ：
长鑫存储技术有限公司
申请人地址 ：
安徽省合肥市经济技术开发区翠微路6号海恒大厦630室
代理机构 ：
广州华进联合专利商标代理有限公司
代理人 ：
黄丽
优先权 ：
CN201922127743.6
主分类号 ：
H01L21/66
IPC分类号 ：
H01L21/66 H01L23/544
相关图片
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/66
在制造或处理过程中的测试或测量
法律状态
2020-05-19 ：
授权
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN210575846U.PDF
PDF下载
