一种多芯片堆叠封装及制作方法
实质审查的生效
摘要
一种多芯片堆叠封装及制作方法，涉及芯片技术领域，能够解决多芯片的应力集中问题，能够以进行更多层芯片的堆叠。该多芯片堆叠封装包括：沿第一方向堆叠设置的第一芯片(101)和第二芯片(102)，其中所述第一芯片(101)内沿所述第一方向开设有第一导电通孔(31)，所述第二芯片(102)内沿所述第一方向开设有第二导电通孔(32)；设置于所述第一芯片(101)和所述第二芯片(102)之间的第一再布线层(21)，且所述第一再布线层(21)的两侧分别与所述第一芯片(101)的表面和所述第二芯片(102)的表面固定，其中所述第一导电通孔(31)和所述第二导电通孔(32)通过所述第一再布线层(21)导通，所述第一导电通孔(31)和所述第二导电通孔(32)错开设置。所述多芯片堆叠封装及制作方法用于芯片的制造。
基本信息
专利标题 ：
一种多芯片堆叠封装及制作方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114450785A
申请号 ：
CN201980100933.9
公开（公告）日 ：
2022-05-06
申请日 ：
2019-11-20
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
李珩张晓东王思敏戚晓芸王正波牛瑞伍青青
申请人 ：
华为技术有限公司
申请人地址 ：
广东省深圳市龙岗区坂田华为总部办公楼
代理机构 ：
北京中博世达专利商标代理有限公司
代理人 ：
申健
优先权 ：
CN201980100933.9
主分类号 ：
H01L23/48
IPC分类号 ：
H01L23/48
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L23/00
半导体或其他固态器件的零部件
H01L23/48
用于向或自处于工作中的固态物体通电的装置，例如引线或接线端装置
法律状态
2022-05-24 ：
实质审查的生效
IPC(主分类) : H01L 23/48
申请日 : 20191120
申请日 : 20191120
2022-05-06 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
