本实用新型公开了一种集成电路芯片的叠层封装结构，涉及到集成电路封装技术领域，包括基板，所述基板顶部粘接设置有块状焊盘，所述块状焊盘顶部自下而上均匀焊接设置有多个封装层，所述封装层内侧设置有封装槽，所述封装槽内部设置有第一集成电路芯片与第二集成电路芯片，所述第二集成电路芯片位于第一集成电路芯片一侧，所述第二集成电路芯片顶部设置有支撑组件，所述支撑组件包括多个支撑单元；所述支撑单元包括中间板，本实用新型可以有效降低对第一集成电路芯片与第二集成电路芯片的磨损，进而降低对第一集成电路芯片与第二集成电路芯片性能的影响以及第一集成电路芯片与第二集成电路芯片故障的几率。