本实用新型涉及一种半导体装置与芯片并联模块，芯片并联模块包括基板、第一功率端子、第二功率端子与至少两个功率芯片。基板设有相对的第一端与第二端，基板的其中一侧面上设有间隔的并均沿着第一端至第二端方向布置的第一导电层与第二导电层。由于对于任意相邻两个功率芯片而言，靠近于第二端的功率芯片的第一键合线长度大于另一个功率芯片的第一键合线长度，即靠近于第二端的功率芯片的第一键合线电阻与电感均大于另一个功率芯片的第一键合线电阻与电感，也就是越远离于第一端的功率芯片的第一键合线长度越大，这样能增大远离于第一端的功率芯片的寄生参数，使所有功率芯片到第二端的寄生参数大小趋于一致，便能提高芯片并联模块的产品性能。